In einer solchen Anwendung stirbt ein MOSFET praktisch immer thermisch, es kommt zum "Durchlegieren" und der MOSFET bleibt (zumindest zunächst) relativ niederohmig.
Wenn nun weiter ein hoher Strom fließt, "verdampft" der Halbleiter und das Gehäuße wird weggesprengt. Jetzt ist der MOSFET offen.
Folgendes wäre aber der Worstcase:
Durch ein Abschalten bei z.B. 200 A wegen Überstrom wird einer der parallen FETs so geschädigt, dass zumindest ein Teil der internen Zellen durchlegiert, er aber nicht explodiert und der Gate Source Übergang nicht so niederohmig wird, dass der Gate-Treiber des BMS alle anderen parallelen FETs nicht mehr durchschalten könnte.
Dieser eine FET kann jetzt also nicht mehr wirklich ausschalten, verhält sich z.B. wie ein 50 Ohm Widerstand.
Wir merken das aber im Zweifels nicht, da das BMS automatisch wieder zugeschaltet hat und alles normal zu sein scheint.
Unglücklicherweise haben wir jetzt noch eine Zelle im Pack, die deutlich weniger Selbstentladung hat als alle anderen und haben über den Winter über Monate nicht gebalanced.
Beim Annähern an 100% SOC erreicht die eine Zelle 3.6 V, das BMS schaltet die Charge-FETs ab, es bleiben aber die 50 Ohm des defekten FETs, es fließt weiterhin ein (wenn auch geringer) Ladestrom.
Das ist natürlich sehr konstruiert und es gibt viele Punkte, an denen man ansetzen könnte, um so einen Zustand zu detektieren.
Ich denke man sollte sich aber bewußt sein, dass ein solches Szenario denkbar ist.