das ganze seplos bms dort beim nkon speicher ist ein einziger großer fehler
was lustig ist, die verbauen sogar den jk active balancer. haben wohl nen sehr guten preis für dieses nutzlose seplos ramschbms bekommen.
die welche das bms entwickelt haben sind sowas von inkompetent (eigene erfahrung) das ist mir schon lange nicht begegnet .
Die neuste Variante des BMS besteht intern weiterhin aus 2 Leiterkarten. Die Steuerleiterkarte ist nur 2-lagig und nur einseitig bestückt, so dass da etwas mehr Fläche nicht so dramatisch ist. Der Leistungsteil mit >= 70 µm Cu und 4 Lagen sollte aus Kostengründen so klein wie möglich bleiben.
Könnte man zwar so machen. Ich favorisiere im Moment aber Löten im Ofen.
Grundsätzlich wäre die Vermarktung als Bausatz über einen etablierten Händler durchaus eine Option. Ich Frage mich allerdings wir groß die Nachfrage dafür wäre?
Es wäre schön, wenn diejenigen, für die das eine Option wäre, dass hier mal anmerken würden.
Nach meinem Kenntnisstand nutzen viele BMS sogar eher bewußt eine lange Totzeit für die Überstromabschaltung, weil oft keine vernünftige Precharge-Funktion vorhanden ist und man verhindern möchte, dass beim unkontrollierten Precharge großer Elkos sofort die Abschaltung greift.
Fatal ist das aber, wenn ein richtig harter Kurzschluss ( z.B. Kurzschluss der MOSFET am Batterieport im WR ) vorliegt. Dann steigt der Strom nämlich mit ~ 25 A/µs an, so dass man nach 40 µs bereits die 1000A reißt.
Das ist schon deshalb sehr schwierig, weil das JK nur im Minuspfad sitzt, während mein BMS sowohl im Minuspfad ( Strommessung ) als auch im Pluspfad ( MOSFET-Schalter ).
Dass die Ansteuerung eines zusätzlichen fernauslösbarer Leitungsschutzschalter (LSS/MCB) in der neusten Version eine neue Standardfunktion ist hat weniger technische Gründe ( im Zweifelsfall würde ich mich bei einer Kurzschlussabschaltung auf den MOSFET-Schalter verlassen und der hat typischweise auch bereits abgeschaltet bevor ein magnetische Abschalter überhaupt merkt, dass es ein Problem gibt ) sondern rechtliche: Für einen Batteriepack benötigt man faktisch die IEC61629. Diese fordert bzgl. des BMS die Erfüllung von “funktionaler Sicherheit”. Insbesondere darf es bei einem einfachen Fehler ( MOSFET-Defekt ) nicht zu einem fatalen Ausfall des Gesamtsystems kommen bzw. man muss nachweisen, dass die Wahrscheinlichkeit dafür akzeptabel gering ist. Ein solcher Nachweis für einen MOSFET-Schalter ist sehr auswändig. Mit der Redundanz von MOSFET-Schalter und elektromechanischem Schalter macht man sich das Leben da viel einfacher und hat natürlich auch ganz objektiv eine höhere Zuverlässigkeit und zudem noch einen bequemen manuellen Schalter.
Bei Strömen < 100 A ist das im Zweifelfall ein DC-LSS im “Hutschienenformat” mit einem solchen Fernauslöser:
Wenn es dafür eine entsprechende Nachfrage gäbe, würde ich das bei nächster Gelegenheit ergänzen.
Ich denke allerdings, dass mehr als die aktuellen 4 Sensoren nur einen marginalen Zusatznutzen bringen würden. Wenn eine Zelle soviel elektrische Energie in Wärme umsetzt, dass ein TR droht, sieht man das auch in der Zellspannung, selbst bei der flachen Spannunsgkurve von LFP.
Ist für mich eine Option: ich denke im Anfang an 4 Stück von 150~170A.
Wenn die Platine ohne Software geliefert wird, die Mann selber drauf spielt, gilt dies auch als “Bausatz”?
Überdenkung: Entlöten geht mir oft leichter als löten. Eine “Bausatz” die eine Entlötung braucht um funktionsfähig zu werden, ist so etwas eine Option?
PS Ich sehe mehr Nachfrage entstehen, sobald es:
Bei einer typischen privaten ESS Anwendung, würde ich übliche (Ent)Ladeströme von deutlich mehr als 1/6 C eher selten erwarten. Das wäre für mich also kein Killerkriterium.
Danke für die Tipps!
Wenn es wirklich eine Nachfrage dafür gibt, wäre so etwas definitv eine Option für mich.
Ich auch. Solange ich kein SMD-Zeugs löten muß…
Hier habe ich wirklich keine Ahnung.
Bei einer Recherche lese ich bei 25% SoC: The battery voltage remains stable before the battery temperature reached … 151ºC, sogar bei 50% SoC zeigen die Grafiken bis 230ºC ein stabilen Zellspannung. Nur bei 75% SoC und 100% SoC gibt es temporäre Absenkungen unter 2.5V ab so etwas 150 und 140ºC.
Sind die oben genannten Informationen gültig?
Welcher Zeit würde passieren bevor die TR-Zelle > 70ºC, Wärme leitend durch 2 Zellen, ein Temperaturanstieg am Temperatur von über 70ºC (Alarm) bringt (Worstcase Umgebung=0ºC)?
PS Welcher Batterie “Under/Over” Temperature sind eigentlich vorgegeben? (Diese Information fehlt in die WebGUI-Anleitung auf Seite 10)
Bezogen auf THT kann ich das nicht wirklich nachvollziehen.
Nein, es würde nur um THT-Lötungen ( ~ 80 Lötstellen ) von Steckverbindern gehen.
Davon abgesehen müßten dann die Deckplatten mit einigen Schrauben und Abstandhülsen sowie Thermal-Pads montiert werden.
Das sollte für jemenden mit grundlegenden Lötkenntnissen in < 30 min machbar ein.
Als Problem sehe ich nur, dass dadurch möglicherweise Menschen ( in Selbstüberschätzung ) ohne Grundkenntnisse im Umgang mit Elektronik an dem BMS rumbasteln und es dann ständig zu Situationen wie “Ja, das ist ganz sicher schon so defekt geliefert worden” kommt.
In solchen TR-Tests werden die Zellen typischerweise von außen beheizt.
In einem realen Szenario ist es aber eher die in der Zelle gespeicherte elektrische Energie, die bei einem internen Kurzschluss die Erwärmung verursacht.
Eine LFP Zelle hat eine thermische Kapazität von ~ 1100 J / ( kg * K )
Eine 5.5kg schwere Zelle mit einer gespeicherten elektrischen Energie von ~ 1 kWh also
~ 6 kJ / K
Wenn die Zelle von 30 degC auf 70degC erwärmt werden soll, werden 240 kJ benötigt.
Die gespeicherte elektrische Energie von 1 kWh entspricht 3600 kJ.
Es werden also ~ 7 % der gespeicherten elektrischen Energie benötigt.
Annahme: Eine Zelle im Pack hat einen "relativ schwachen" internen Kurzschluss, die restlichen Zellen sing OK.
Wenn man die Spannungslage der Zellen vergleicht, gibt es nun zwei wesentliche Aspekte:
1.) Durch die interne Entladung der Zelle reduziert sich deren SOC und damit die Spannungslage. 7 % SOC verursachen zwar insbesondere im Bereich 5 - 95 % SOC nur eine geringe Veränderung der Spannungslage, ich bin aber sehr zuversichtlich, dass das alleine zur Detektion bereits ausreichen würde.
2.) Durch die Entladung verändert sich das notwendige Überpotential der Zelle. Bei einem schwachen Kurzschluss könnten die 7 % SOC z.B. innerhalb einer Stunde verloren gehen, so dass es zu einer zusätzlichen Entladung von 0.07 C kommt.
Auch dies sollte bereits für eine Detektion ausreichen.
Bei einem härteren Kurzschluss wird die Detektion insofern einfacher, als dass dann die Entladerate zunimmt und damit das detektierbare Überpotential.
Dies sind die im Moment in der GUI sichtbaren Einstellungen zu Temperaturen.
Zudem gibt es ein konfigurierbares ( stückweise lineare Interpolation ) Derating von I_CHG/DSG in Abhängigkeit von der Zelltempereratur über CAN.
Das ist sehr ok und wahrscheinlich wären das diejenigen Lötstellen welche in der Fertigung auch Kosten verursachen, weil sie bei kleineren Stückzahlen ebenfalls noch von Hand gelötet werden müssen. Im Layout dann vorsorglich gleich eine Bohrung mit genug Luft, größtmöglichen Restring und falls es dein Layout kann auch Teardrops einstellen. Im 100mil Raster muß man ja auch nicht gerade mit zwei Leiterbahnen zwischendurch gehen. Dann sollten sich auch bei grobschlächtigen Lötungen keine Leiterbahnen ablösen können.
Da hätten wir gegenüber den Chinesen den Vorteil, daß wir noch eine ordentliche Beschreibung mit entsprechenden Warnungen dazu machen können. Einen (gebührenpflichtigen) Reparaturservice kann man dann noch immer anbieten falls mal die CPU oder ein Mosfet oder sonstwas ausgetauscht werden muß weil das Teil gar nicht zum laufen kommt oder durch unsachgemäße Behandlung beschädigt wurde. Den Service welchen Pylontech & Co bei Reparaturen hierzulande bieten wird man mit Leichtigkeit übertreffen können.
Wenn das Design tatsächlich auf dem Automat in ähnlicher Bestückungsvariante in die Fertigung geht, wird es vermutlich auch sehr rasch eine AOI und weiter einen Nadelbett Testadapter geben, so daß man sogar ohne THT weitgehend risikolos vorgetestet ausliefern kann.
Das THT entlöten mit so einen Entlötstation, gelingt mir schneller, als neue Komponente auf eine Platine löten. Die Vakuumpumpe entnimmt das Löt bequem mit nur ein Tastendruck.
Ich lese für das 200A Platine:
Daneben:
Hat @janvi seit Nov. 2024 mal der effektive Widerstand/Spannungsabfall über den Hochstrompfad in sein JK BMS nachgemessen?
Ich wundere mich welche Widerstandsverluste momentan so anfallen für das 200A Platine. Und wie verhalten sich die Verlusten durch Kupfer, Shunt und Mosfet-Widerstand?
Mosfet Kupferbahn: 4 oder 2 Lagen von 70 oder 105 µm Cu? Bahn so um 75 mm Breit? Bei 4 Lagen je 105 µm also 31,5 mm² Kupfer? Länge so um 22 mm? ... uOhm?
Shunt Kupferbahn: 4 Lagen? Bahn so um 60 mm Breit? ... uOhm?
Die 4 Lagen mit 70 um Cu beziehen sich nur auf die neuste Version. ( Das Layout ist so ausgelegt, dass man auch 105 um fertigen könnte, aber mit erheblichen Zusatzkosten )
Diese Version ist keine 200A Version, da sie im Moment vorwiegend für 100Ah Zellen gedacht ist.
Mit aktiver Kühlung dürfte sie maximal ~ 150 A dauerhaft tragen können.
Die älteren haben 1 mm dicke aufgelötete Cu-Bleche.
Bei der 200A Version davon sehen die Widerstände wie folgt aus:
MOSFET-Pfad ( plus ): ~425 mOhm @ 120 A, ~ 60degC ( davon entfallen ~ 300 mOhm auf die FETs )
Shunt-Pfad ( minus ): ~ 311 mOhm @ 120 A, ~ 60 degC (davon entfallen ~ 200 mOhm auf den eigentlichen Shunt )
Messpunkte dabei waren jeweils die Verschraubungen der Kabelschuhe und es war jeweils nur ein Kabel ( statt der 2 möglichen ) angeschlossen
Diese Messpunkte verdeutlichen auch, dass 200 A nur dann dauerhaft möglich sind, wenn man eine entsprechende aktive Kühlung hat.
Mein BMS ist nicht auf kleinstmögliche Pfad-Widerstände optimiert, stattdessen habe ich Aspekte wie Kosten und Coloumb-Counting <=> SOC-Genauigkeit prioritisiert.
Nur 17% mehr Pfad-Widerstand als das JK PB 200A BMS: 0,736 Ohm @ 120A statt 0,63 Ohm @ 130A. Nicht schlecht.
Ich verzichte lieber auf eine aktive Kühlung. Mein Limit wird das sein, was passiv gekühlt möglich ist. Das mit Silikon verklebte Aluminiumstück ~ 7 cm x 12 mm x ~3 mm plus etwas Größeres aufgesetzt bringt vielleicht 150A.
Hier ist SMT im Nachteil mit schlechter thermischer Kontakt Epoxy am Oberseite. THT Mosfets haben doch so ein Metaloberfläche auf der Rückseite, das direkt an einen Metallkühlblock geklemmt werden kann ohne TIM, oder nicht? (Nebenbei bemerkt: JiKong lässt diese Kühlmöglichkeit ungenutzt.)
THT in der Leistungselektronik ( insbesondere bei den Halbleitern ) geht immer weiter zurück. Da würde man aufs falsche Pferd setzen.
Auch bei SMD kann man thermisch noch sehr viel machen ( Top side cooled packages, Keramik-Leiterkarten … ). Bei einem BMS dürfte es in der Regel aber am effektivsten/günstigsten sein, einfach mehr FETs zu verbauen.
Besser die 10ºC ins Kühlkörper als am Die, denke ich.
Wärme ableiten aus das Kupfer in der Platine hat doch das Vorteil das die Wärme nicht (so schnell) in die Zellen abgeleitet wird, oder nicht?
Bei TO263 kann dort das mittlere kurze Metallstäbchen (der abgeschnittene Stift zwischen nach unten gebogen "Gate" und "Source") zum Ableiten von Wärme verlötet werden (an Kühlkörper), oder nicht?
TO263 ist nicht zur direkten Anbindung an einen Kühlkörper gedacht, dass dürfte vergebene Mühe sein.
Da SMD-MOSFETs immer auf sehr kurzem Weg elektrisch ( und damit auch thermisch ) mit der Leiterkarte verbunden sind, kann man kaum verhindern, dass die Leiterkarte auch erheblich erwärmt wird.
Bei einem BMS werden MOSFETs normalerweise in einem Verlustleistungsbereich verwendet, der um mindestens eine Zehnerpotenz unter dem liegt, was das Gehäuse unter optimierten Bedingungen könnte.
Man möchte in der Nähe der Zellen einfach nicht mehr Verlustleistung haben und erkauft sich das durch die Verwendung von deutlich mehr MOSFETs, als für eine gegebene Stromtragfähigkeit eigentlich elektrisch minimal notwendig wäre.
Im Gegensatz zu z.B. einer elektronischen Last ist die maximale Verlustleistung bei einem BMS kein fest vorgegebener Wert sondern eine optimierbare Größe.
Ein Daly BMS mit Lüfter ist dabei quasi das eine Ende und das Pathfinder BMS das andere Ende der Optimierungsstrategie.
Die Optimierung des Pathfinder BMS ist nicht nur mehr AGMSEMi AGM01T08LL MOSFETS: 24 Stück; die bei 170A@22ºC erwärmen bis ~50ºC.
Die Temperatur-Optimierung sind auch mehr Leiterplattenfläche und die M10 Press-Fit Anschlüsse die nahe an den MOSFET's positioniert sind, doch ~2 Zentimeter von der Rand des Platine.
Diese zusätzliche ~2 bei ~19 = ~38 cm2 mal 2 (bevor und nach MOSFET Array) = ~76 cm2 wird als "Kupfer-Kuhlblech" "integriert auf das 235 cm2 Platine benutzt.
